Moitos dos sistemas electr\u00f3nicos m\u00e1is avanzados do mundo, inclu\u00eddos enrutadores de Internet, estaci\u00f3ns base sen f\u00edos, esc\u00e1neres de imaxes m\u00e9dicas e algunhas ferramentas de intelixencia artificial, dependen de matrices de portas programables no campo. Chips de ordenador con circu\u00edtos de hardware internos, os FPGA p\u00f3dense reconfigurar despois da fabricaci\u00f3n.<\/p>\n
O 12 de marzo, no campus de Advanced Micro Devices de San Jose, California, a antiga sede de Xilinx e o lugar de nacemento da tecnolox\u00eda, dedicouse unha placa do IEEE Milestone que reco\u00f1ece o primeiro FPGA.<\/p>\n
A FPGA ga\u00f1ou a designaci\u00f3n Milestone porque introduciu a iteraci\u00f3n no dese\u00f1o de semicondutores. Os enxe\u00f1eiros pod\u00edan redese\u00f1ar o hardware repetidamente sen fabricar un novo chip, reducindo drasticamente o risco de desenvolvemento e permitindo unha innovaci\u00f3n m\u00e1is r\u00e1pida nun momento no que os custos dos semicondutores aumentaban rapidamente.<\/p>\n
A cerimonia, que foi organizada pola IEEE Santa Clara Valley Section, reuniu a profesionais de toda a industria dos semicondutores e o liderado do IEEE. Entre os relatores do evento figuraban Stephen Trimberger, un IEEE e ACM Fellow, cuxas contribuci\u00f3ns t\u00e9cnicas axudaron a dar forma \u00e1 arquitectura FPGA moderna. Trimberger reflexionou sobre como o invento permitiu o hardware programable por software.<\/p>\n
Resolvendo a compensaci\u00f3n entre flexibilidade e rendemento da inform\u00e1tica<\/h2>\n
As FPGA xurdiron na d\u00e9cada de 1980 para abordar unha limitaci\u00f3n fundamental na inform\u00e1tica. Un microprocesador executa instruci\u00f3ns de software secuencialmente, o que o fai flexible pero \u00e1s veces demasiado lento para cargas de traballo que requiren moitas operaci\u00f3ns \u00e1 vez.<\/p>\n
No outro extremo, os circu\u00edtos integrados espec\u00edficos da aplicaci\u00f3n son chips dese\u00f1ados para facer s\u00f3 unha tarefa. Os ASIC alcanzan unha alta eficiencia pero requiren longos ciclos de desenvolvemento e custos de enxe\u00f1er\u00eda non recorrentes, que son grandes investimentos iniciais. Os gastos incl\u00faen o dese\u00f1o do chip e a s\u00faa preparaci\u00f3n para a s\u00faa fabricaci\u00f3n, un proceso que implica a creaci\u00f3n de esquemas detallados, a construci\u00f3n de m\u00e1scaras para as m\u00e1quinas de fabricaci\u00f3n e a creaci\u00f3n de li\u00f1as de produci\u00f3n para manexar os pequenos circu\u00edtos.<\/p>\n
“Os ASIC poden ofrecer o mellor rendemento, pero o ciclo de desenvolvemento \u00e9 longo e o custo de enxe\u00f1ar\u00eda non recorrente pode ser moi alto”, di Jason Cong, IEEE Fellow e profesor de ciencias da computaci\u00f3n na Universidade de California, Los \u00c1ngeles. “Os FPGA proporcionan un punto ideal entre os procesadores e o silicio personalizado”.<\/p>\n
O traballo fundamental de Cong na automatizaci\u00f3n do dese\u00f1o de FPGA e na s\u00edntese de alto nivel transformou a forma en que se programan os sistemas reconfigurables. Desenvolveu ferramentas de s\u00edntese que traducen C\/C++ en dese\u00f1os de hardware, por exemplo.<\/p>\n
No centro do seu traballo at\u00f3pase un principio subxacente defendido por primeira vez polo enxe\u00f1eiro el\u00e9ctrico Ross Freeman: ao configurar o hardware usando memoria programable integrada no chip, as FPGA combinan a velocidade a nivel de hardware coa adaptabilidade tradicionalmente asociada ao software.<\/p>\n
A arquitectura FPGA orixinouse a mediados da d\u00e9cada de 1980 en Xilinx, unha empresa de Silicon Valley fundada en 1984. O invento \u00e9 amplamente acreditado a Freeman, cofundador de Xilinx e CTO da startup. Imaxinou un chip con circu\u00edtos que poder\u00edan configurarse despois da fabricaci\u00f3n en lugar de fixarse \u200b\u200bpermanentemente durante a creaci\u00f3n.<\/p>\n
Os artigos sobre a historia da FPGA subli\u00f1an que o viu como unha ruptura deliberada co dese\u00f1o de chip convencional.<\/p>\n
Nese momento, os enxe\u00f1eiros de semicondutores trataban os transistores como recursos escasos. Os chips personalizados optimiz\u00e1ronse coidadosamente para que case todos os transistores cumprisen un prop\u00f3sito espec\u00edfico.<\/p>\n
Freeman propuxo un enfoque diferente. Pensou que a lei de Moore pronto cambiar\u00eda a econom\u00eda do chip. O principio sost\u00e9n que os transistores contan aproximadamente o dobre cada dous anos, o que fai que a inform\u00e1tica sexa m\u00e1is barata e poderosa. Freeman postulou que a medida que os transistores se volv\u00edan abundantes, a flexibilidade importar\u00eda m\u00e1is que a eficiencia perfecta.<\/p>\n
Imaxinou un dispositivo composto por bloques l\u00f3xicos programables conectados mediante enrutamento configurable: un chip cheo do que el describiu como “portas abertas”, listo para ser definido polos usuarios despois da fabricaci\u00f3n. En lugar de fixar o hardware no silicio de forma permanente, os enxe\u00f1eiros poder\u00edan configurar e reconfigurar os circu\u00edtos a medida que evolucionasen os requisitos.<\/p>\n
Freeman \u00e1s veces comparaba o concepto cunha cinta de casete en branco: os fabricantes fornecer\u00edan o medio, mentres que os enxe\u00f1eiros determinaban a s\u00faa funci\u00f3n. A analox\u00eda captou un cambio profundo en quen controla a tecnolox\u00eda, cambiando a flexibilidade do dese\u00f1o de hardware das instalaci\u00f3ns de fabricaci\u00f3n de chips aos propios dese\u00f1adores do sistema.<\/p>\n
En 1985 Xilinx presentou o primeiro FPGA para a venda comercial: o XC2064. O dispositivo conti\u00f1a 64 bloques l\u00f3xicos configurables \u2014pequenos circu\u00edtos dixitais capaces de realizar operaci\u00f3ns l\u00f3xicas\u2014 dispostos nunha cuadr\u00edcula de 8 por 8. As canles de enrutamento programables permit\u00edan aos enxe\u00f1eiros definir como se mov\u00edan os sinais entre os bloques, conectando eficazmente un circu\u00edto personalizado con software.<\/p>\n
Fabricado mediante un proceso de 2 micr\u00f3metros (o que significa que 2 \u00b5m era o tama\u00f1o m\u00ednimo das caracter\u00edsticas que se pod\u00edan modelar sobre silicio mediante fotolitograf\u00eda), o XC2064 implementou uns poucos miles de portas l\u00f3xicas. As FPGA modernas poden conter centos de mill\u00f3ns de portas, o que permite dese\u00f1os moito m\u00e1is complexos. Non obstante, o XC2064 estableceu un fluxo de traballo de dese\u00f1o que a\u00ednda se usa hoxe en d\u00eda: os enxe\u00f1eiros describen dixitalmente o comportamento do hardware e despois “compilan o dese\u00f1o”, un proceso que traduce automaticamente os plans nas instruci\u00f3ns que a FPGA precisa para establecer os seus bloques l\u00f3xicos e cableado, segundo AMD. Despois, os enxe\u00f1eiros cargan esa configuraci\u00f3n no chip.<\/p>\n
O avance: hardware definido pola memoria<\/h2>\n
Os dispositivos l\u00f3xicos programables anteriores, como a memoria de s\u00f3 lectura programable borrable ou EPROM, permit\u00edan unha personalizaci\u00f3n limitada pero confiaban en estruturas de cableado fixas en gran parte que non escalaban ben a medida que os circu\u00edtos se fac\u00edan m\u00e1is complexos, di Cong.<\/p>\n
As FPGA introduciron interconexi\u00f3ns programables: redes de interruptores electr\u00f3nicos controlados por c\u00e9lulas de memoria distribu\u00eddas polo chip. Cando se acende, o dispositivo carga un ficheiro de configuraci\u00f3n de bitstream que determina como se comportan os seus circu\u00edtos internos.<\/p>\n
“A medida que melloraba a tecnolox\u00eda do proceso e aumentaba o n\u00famero de transistores, o custo da programabilidade f\u00edxose moito menos significativo”, di Cong.<\/p>\n
Da “l\u00f3xica de pegamento” \u00e1 infraestrutura esencial<\/h2>\n
“Inicialmente, os FPGA us\u00e1ronse como o que os enxe\u00f1eiros chamaron l\u00f3xica de pegamento”, di Cong.<\/p>\n
L\u00f3xica de cola<\/em><\/em> ref\u00edrese a circu\u00edtos sinxelos que conectan procesadores, memoria e dispositivos perif\u00e9ricos para que o sistema funcione de forma fiable, segundo Revista PC<\/em><\/em>. Noutras palabras, “pega” diferentes compo\u00f1entes, especialmente cando as interfaces cambian con frecuencia.<\/p>\n Os primeiros adoptantes reco\u00f1eceron a vantaxe do hardware que pod\u00eda adaptarse a medida que evolucionaban os est\u00e1ndares. En “The History, Status, and Future of FPGAs”, publicado en Comunicaci\u00f3ns da ACM<\/em><\/em>enxe\u00f1eiros de Xilinx e organizaci\u00f3ns como Bell Labs, Fairchild Semiconductor, IBM e Sun Microsystems dixeron que os primeiros usos das FPGA foron para prototipar ASIC. Tam\u00e9n o utilizaron para validar sistemas complexos executando o seu software antes da s\u00faa fabricaci\u00f3n, o que permitiu \u00e1s empresas implantar produtos especializados fabricados en volumes modestos.<\/p>\n Eses usos revelaron un cambio m\u00e1is amplo: o hardware xa non necesita permanecer fixo unha vez despregado.<\/p>\n O aumento das FPGA seguiu de preto os cambios na econom\u00eda dos semicondutores, di Cong.<\/p>\n O desenvolvemento dun chip personalizado require un gran investimento inicial antes de comezar a produci\u00f3n. A medida que aumentaron os custos de fabricaci\u00f3n, os produtos tiveron que enviarse en grandes cantidades para que o desenvolvemento de ASIC sexa viable economicamente, segundo unha publicaci\u00f3n publicada por AnySilicon.<\/p>\n As FPGA permitiron aos dese\u00f1adores avanzar sen ese compromiso monetario maior.<\/p>\n O desenvolvemento de ASIC normalmente require de 18 a 24 meses desde a concepci\u00f3n ata o silicio, mentres que as implementaci\u00f3ns de FPGA adoitan completarse nun prazo de tres a seis meses utilizando ferramentas de dese\u00f1o modernas, di Cong. O ciclo m\u00e1is curto e a capacidade de reconfigurar o hardware permitiu que startups, universidades e fabricantes de equipos experimentasen con arquitecturas avanzadas que antes eran accesibles principalmente para grandes empresas de chips.<\/p>\n Unha t\u00e9cnica popular para implementar funci\u00f3ns matem\u00e1ticas no hardware \u00e9 a t\u00e1boa de busca (LUT). Un LUT \u00e9 un pequeno elemento de memoria que almacena os resultados das operaci\u00f3ns l\u00f3xicas, segundo “LUT-LLM: Efficient Large Language Model Inference with Memory-based Computations on FPGAs”, un traballo seleccionado para a s\u00faa presentaci\u00f3n o pr\u00f3ximo mes no 34th IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM).<\/p>\n En lugar de recalcular repetidamente os resultados, o chip recupera as respostas directamente da memoria. Cong compara o enfoque para consultar t\u00e1boas de multiplicar en lugar de volver calcular a aritm\u00e9tica cada vez.<\/p>\n A investigaci\u00f3n dirixida por Cong e outros axudou a desenvolver m\u00e9todos eficientes para mapear circu\u00edtos dixitais en arquitecturas baseadas en LUT, configurando estratexias de enrutamento e dese\u00f1o empregadas nos dispositivos modernos.<\/p>\n A medida que se ampliaron os orzamentos de transistores, os provedores de FPGA integraron bloques de memoria, unidades de procesamento de sinal dixital, interfaces de comunicaci\u00f3n de alta velocidade, motores criptogr\u00e1ficos e procesadores integrados, transformando os dispositivos en plataformas inform\u00e1ticas vers\u00e1tiles.<\/p>\n As FPGA conviven con outros procesadores porque cada un optimiza distintas prioridades. As unidades centrais de procesamento destacan na inform\u00e1tica xeral. As unidades de procesamento gr\u00e1fico, dese\u00f1adas para realizar moitos c\u00e1lculos simult\u00e1neamente, dominan grandes cargas de traballo paralelas, como o adestramento en IA. Os ASIC proporcionan a m\u00e1xima eficiencia cando os dese\u00f1os permanecen estables e os volumes de produci\u00f3n son elevados.<\/p>\n “Os ASIC poden ofrecer o mellor rendemento, pero o ciclo de desenvolvemento \u00e9 longo e o custo de enxe\u00f1ar\u00eda non recorrente pode ser moi alto. As FPGA proporcionan un punto ideal entre procesadores e silicio personalizado”. \u2014Jason Cong, IEEE Fellow e profesor de inform\u00e1tica na UCLA.<\/strong><\/p>\n “Os FPGA non son substitutos das CPU ou das GPU”, di Cong. “Complementan eses procesadores en sistemas inform\u00e1ticos heterox\u00e9neos”.<\/p>\n As plataformas inform\u00e1ticas modernas combinan cada vez m\u00e1is varios tipos de procesadores para equilibrar flexibilidade, rendemento e eficiencia enerx\u00e9tica.<\/p>\n Este fito IEEE reco\u00f1ece algo m\u00e1is que un produto semicondutor exitoso. Tam\u00e9n reco\u00f1ece un cambio na forma en que os enxe\u00f1eiros innovan.<\/p>\n O hardware reconfigurable permite aos dese\u00f1adores probar ideas rapidamente, refinar arquitecturas e implantar sistemas mentres evolucionan os est\u00e1ndares e os mercados.<\/p>\n “Sen FPGA”, di Cong, “o ritmo de innovaci\u00f3n de hardware probablemente ser\u00eda moito m\u00e1is lento”.<\/p>\n Catro d\u00e9cadas despois da aparici\u00f3n da primeira FPGA, o legado perdurable da tecnolox\u00eda reflicte a visi\u00f3n de Freeman: o hardware non necesitaba permanecer fixo. Ao aceptar unha pequena cantidade de silicio non utilizado a cambio de adaptabilidade, os enxe\u00f1eiros transformaron chips de produtos est\u00e1ticos en plataformas de experimentaci\u00f3n continua, convertendo o propio silicio nun medio que os enxe\u00f1eiros poder\u00edan reescribir.<\/p>\n Entre os que asistiron \u00e1 cerimonia do Milestone estaban a presidenta do IEEE 2025, Kathleen Kramer; 2024, o presidente do IEEE, Tom Coughlin; Avery Lu, presidente da Secci\u00f3n do Val de Santa Clara do IEEE; e Brian Berg, presidente de historia e fitos da IEEE Region 6. Un\u00edronse \u00e1 xefa executiva de AMD, Lisa Su, e a Salil Raje, vicepresidente senior e director xeral de computaci\u00f3n adaptativa e integrada de AMD.<\/p>\n A placa IEEE Milestone que honra a matriz de portas programables en campo di:<\/p>\n “<\/em><\/em>O FPGA \u00e9 un circu\u00edto integrado con funci\u00f3ns l\u00f3xicas booleanas programables polo usuario e interconexi\u00f3ns. O inventor da FPGA Ross Freeman cofundou Xilinx para producir o seu invento de 1984, e en 1985 presentouse o XC2064 con 64 funci\u00f3ns l\u00f3xicas programables de 4 entradas. Os FPGA de Xilinx axudaron a acelerar un cambio dram\u00e1tico na industria no que as empresas “sen f\u00e1bulas” pod\u00edan usar ferramentas de software para dese\u00f1ar hardware ao tempo que implicaban \u00e1s empresas de “fundici\u00f3n” para xestionar a tarefa intensiva de capital de fabricar o hardware definido por software”.<\/em><\/em><\/p>\n Administrado polo IEEE History Center e apoiado por doadores, o programa IEEE Milestone reco\u00f1ece avances t\u00e9cnicos destacados en todo o mundo que te\u00f1an polo menos 25 anos de antig\u00fcidade.<\/p>\n Consulta Espectro<\/em><\/em>A canle de Historia da tecnolox\u00eda para ler m\u00e1is historias sobre logros clave da enxe\u00f1ar\u00eda.<\/p>\n Do teu sitio artigos<\/p>\n Artigos relacionados na web<\/p>\n<\/div>\n<\/div>\n\n","protected":false},"excerpt":{"rendered":" Moitos dos sistemas electr\u00f3nicos m\u00e1is avanzados do mundo, inclu\u00eddos enrutadores de Internet, estaci\u00f3ns base sen f\u00edos, esc\u00e1neres de imaxes m\u00e9dicas e algunhas ferramentas de intelixencia artificial,...<\/p>\n","protected":false},"author":1,"featured_media":772,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"fifu_image_url":"https:\/\/spectrum.ieee.org\/media-library\/a-group-dressed-in-business-casual-attire-smiling-and-posing-together-around-an-outdoor-bench-adorned-with-a-plaque.jpg?id=66633157&width=980","fifu_image_alt":"","footnotes":""},"categories":[1],"tags":[830,827,831,829,826,832,828],"class_list":["post-771","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-rj","tag-amd","tag-fpga","tag-historia-da-tecnoloxia","tag-ieee-fito","tag-ieee-historia","tag-tipo-ti","tag-xilinx"],"_links":{"self":[{"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/posts\/771","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=771"}],"version-history":[{"count":0,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/posts\/771\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=\/wp\/v2\/media\/772"}],"wp:attachment":[{"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=771"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=771"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/rjbarrett.redirectme.net\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=771"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}![\"Un](\"https:\/\/spectrum.ieee.org\/media-library\/a-group-dressed-in-business-casual-attire-smiling-and-posing-together-around-an-outdoor-bench-adorned-with-a-plaque.jpg?id=66633157&width=980\")
Os asistentes \u00e1 cerimonia de entrega da placa Milestone inclu\u00edron (sentados de esquerda a dereita) a presidenta do IEEE de 2025, Kathleen Kramer, o presidente do IEEE de 2024, Tom Coughlin, e o presidente de Milestones da secci\u00f3n de Santa Clara Valley, Brian Berg.<\/small>Douglas Peck\/AMD<\/small><\/p>\nA econom\u00eda de semicondutores cambiou a ecuaci\u00f3n<\/h2>\n
T\u00e1boas de busca e o auxe da computaci\u00f3n reconfigurable<\/h2>\n
Por que as matrices de porta son distintas das CPU, GPU e ASIC<\/h2>\n
Un fito para unha idea, non s\u00f3 para un dispositivo<\/h2>\n