O fito FPGA que permitiu aos enxeñeiros reescribir chips como software

Moitos dos sistemas electrónicos máis avanzados do mundo, incluídos enrutadores de Internet, estacións base sen fíos, escáneres de imaxes médicas e algunhas ferramentas de intelixencia artificial, dependen de matrices de portas programables no campo. Chips de ordenador con circuítos de hardware internos, os FPGA pódense reconfigurar despois da fabricación.

O 12 de marzo, no campus de Advanced Micro Devices de San Jose, California, a antiga sede de Xilinx e o lugar de nacemento da tecnoloxía, dedicouse unha placa do IEEE Milestone que recoñece o primeiro FPGA.

A FPGA gañou a designación Milestone porque introduciu a iteración no deseño de semicondutores. Os enxeñeiros podían redeseñar o hardware repetidamente sen fabricar un novo chip, reducindo drasticamente o risco de desenvolvemento e permitindo unha innovación máis rápida nun momento no que os custos dos semicondutores aumentaban rapidamente.

A cerimonia, que foi organizada pola IEEE Santa Clara Valley Section, reuniu a profesionais de toda a industria dos semicondutores e o liderado do IEEE. Entre os relatores do evento figuraban Stephen Trimberger, un IEEE e ACM Fellow, cuxas contribucións técnicas axudaron a dar forma á arquitectura FPGA moderna. Trimberger reflexionou sobre como o invento permitiu o hardware programable por software.

Resolvendo a compensación entre flexibilidade e rendemento da informática

As FPGA xurdiron na década de 1980 para abordar unha limitación fundamental na informática. Un microprocesador executa instrucións de software secuencialmente, o que o fai flexible pero ás veces demasiado lento para cargas de traballo que requiren moitas operacións á vez.

No outro extremo, os circuítos integrados específicos da aplicación son chips deseñados para facer só unha tarefa. Os ASIC alcanzan unha alta eficiencia pero requiren longos ciclos de desenvolvemento e custos de enxeñería non recorrentes, que son grandes investimentos iniciais. Os gastos inclúen o deseño do chip e a súa preparación para a súa fabricación, un proceso que implica a creación de esquemas detallados, a construción de máscaras para as máquinas de fabricación e a creación de liñas de produción para manexar os pequenos circuítos.

“Os ASIC poden ofrecer o mellor rendemento, pero o ciclo de desenvolvemento é longo e o custo de enxeñaría non recorrente pode ser moi alto”, di Jason Cong, IEEE Fellow e profesor de ciencias da computación na Universidade de California, Los Ángeles. “Os FPGA proporcionan un punto ideal entre os procesadores e o silicio personalizado”.

O traballo fundamental de Cong na automatización do deseño de FPGA e na síntese de alto nivel transformou a forma en que se programan os sistemas reconfigurables. Desenvolveu ferramentas de síntese que traducen C/C++ en deseños de hardware, por exemplo.

No centro do seu traballo atópase un principio subxacente defendido por primeira vez polo enxeñeiro eléctrico Ross Freeman: ao configurar o hardware usando memoria programable integrada no chip, as FPGA combinan a velocidade a nivel de hardware coa adaptabilidade tradicionalmente asociada ao software.

A arquitectura FPGA orixinouse a mediados da década de 1980 en Xilinx, unha empresa de Silicon Valley fundada en 1984. O invento é amplamente acreditado a Freeman, cofundador de Xilinx e CTO da startup. Imaxinou un chip con circuítos que poderían configurarse despois da fabricación en lugar de fixarse ​​permanentemente durante a creación.

Os artigos sobre a historia da FPGA subliñan que o viu como unha ruptura deliberada co deseño de chip convencional.

Nese momento, os enxeñeiros de semicondutores trataban os transistores como recursos escasos. Os chips personalizados optimizáronse coidadosamente para que case todos os transistores cumprisen un propósito específico.

Freeman propuxo un enfoque diferente. Pensou que a lei de Moore pronto cambiaría a economía do chip. O principio sostén que os transistores contan aproximadamente o dobre cada dous anos, o que fai que a informática sexa máis barata e poderosa. Freeman postulou que a medida que os transistores se volvían abundantes, a flexibilidade importaría máis que a eficiencia perfecta.

Imaxinou un dispositivo composto por bloques lóxicos programables conectados mediante enrutamento configurable: un chip cheo do que el describiu como “portas abertas”, listo para ser definido polos usuarios despois da fabricación. En lugar de fixar o hardware no silicio de forma permanente, os enxeñeiros poderían configurar e reconfigurar os circuítos a medida que evolucionasen os requisitos.

Freeman ás veces comparaba o concepto cunha cinta de casete en branco: os fabricantes fornecerían o medio, mentres que os enxeñeiros determinaban a súa función. A analoxía captou un cambio profundo en quen controla a tecnoloxía, cambiando a flexibilidade do deseño de hardware das instalacións de fabricación de chips aos propios deseñadores do sistema.

En 1985 Xilinx presentou o primeiro FPGA para a venda comercial: o XC2064. O dispositivo contiña 64 bloques lóxicos configurables —pequenos circuítos dixitais capaces de realizar operacións lóxicas— dispostos nunha cuadrícula de 8 por 8. As canles de enrutamento programables permitían aos enxeñeiros definir como se movían os sinais entre os bloques, conectando eficazmente un circuíto personalizado con software.

Fabricado mediante un proceso de 2 micrómetros (o que significa que 2 µm era o tamaño mínimo das características que se podían modelar sobre silicio mediante fotolitografía), o XC2064 implementou uns poucos miles de portas lóxicas. As FPGA modernas poden conter centos de millóns de portas, o que permite deseños moito máis complexos. Non obstante, o XC2064 estableceu un fluxo de traballo de deseño que aínda se usa hoxe en día: os enxeñeiros describen dixitalmente o comportamento do hardware e despois “compilan o deseño”, un proceso que traduce automaticamente os plans nas instrucións que a FPGA precisa para establecer os seus bloques lóxicos e cableado, segundo AMD. Despois, os enxeñeiros cargan esa configuración no chip.

O avance: hardware definido pola memoria

Os dispositivos lóxicos programables anteriores, como a memoria de só lectura programable borrable ou EPROM, permitían unha personalización limitada pero confiaban en estruturas de cableado fixas en gran parte que non escalaban ben a medida que os circuítos se facían máis complexos, di Cong.

As FPGA introduciron interconexións programables: redes de interruptores electrónicos controlados por células de memoria distribuídas polo chip. Cando se acende, o dispositivo carga un ficheiro de configuración de bitstream que determina como se comportan os seus circuítos internos.

“A medida que melloraba a tecnoloxía do proceso e aumentaba o número de transistores, o custo da programabilidade fíxose moito menos significativo”, di Cong.

Da “lóxica de pegamento” á infraestrutura esencial

“Inicialmente, os FPGA usáronse como o que os enxeñeiros chamaron lóxica de pegamento”, di Cong.

Lóxica de cola refírese a circuítos sinxelos que conectan procesadores, memoria e dispositivos periféricos para que o sistema funcione de forma fiable, segundo Revista PC. Noutras palabras, “pega” diferentes compoñentes, especialmente cando as interfaces cambian con frecuencia.

Os primeiros adoptantes recoñeceron a vantaxe do hardware que podía adaptarse a medida que evolucionaban os estándares. En “The History, Status, and Future of FPGAs”, publicado en Comunicacións da ACMenxeñeiros de Xilinx e organizacións como Bell Labs, Fairchild Semiconductor, IBM e Sun Microsystems dixeron que os primeiros usos das FPGA foron para prototipar ASIC. Tamén o utilizaron para validar sistemas complexos executando o seu software antes da súa fabricación, o que permitiu ás empresas implantar produtos especializados fabricados en volumes modestos.

Eses usos revelaron un cambio máis amplo: o hardware xa non necesita permanecer fixo unha vez despregado.

Os asistentes á cerimonia de entrega da placa Milestone incluíron (sentados de esquerda a dereita) a presidenta do IEEE de 2025, Kathleen Kramer, o presidente do IEEE de 2024, Tom Coughlin, e o presidente de Milestones da sección de Santa Clara Valley, Brian Berg.Douglas Peck/AMD

A economía de semicondutores cambiou a ecuación

O aumento das FPGA seguiu de preto os cambios na economía dos semicondutores, di Cong.

O desenvolvemento dun chip personalizado require un gran investimento inicial antes de comezar a produción. A medida que aumentaron os custos de fabricación, os produtos tiveron que enviarse en grandes cantidades para que o desenvolvemento de ASIC sexa viable economicamente, segundo unha publicación publicada por AnySilicon.

As FPGA permitiron aos deseñadores avanzar sen ese compromiso monetario maior.

O desenvolvemento de ASIC normalmente require de 18 a 24 meses desde a concepción ata o silicio, mentres que as implementacións de FPGA adoitan completarse nun prazo de tres a seis meses utilizando ferramentas de deseño modernas, di Cong. O ciclo máis curto e a capacidade de reconfigurar o hardware permitiu que startups, universidades e fabricantes de equipos experimentasen con arquitecturas avanzadas que antes eran accesibles principalmente para grandes empresas de chips.

Táboas de busca e o auxe da computación reconfigurable

Unha técnica popular para implementar funcións matemáticas no hardware é a táboa de busca (LUT). Un LUT é un pequeno elemento de memoria que almacena os resultados das operacións lóxicas, segundo “LUT-LLM: Efficient Large Language Model Inference with Memory-based Computations on FPGAs”, un traballo seleccionado para a súa presentación o próximo mes no 34th IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM).

En lugar de recalcular repetidamente os resultados, o chip recupera as respostas directamente da memoria. Cong compara o enfoque para consultar táboas de multiplicar en lugar de volver calcular a aritmética cada vez.

A investigación dirixida por Cong e outros axudou a desenvolver métodos eficientes para mapear circuítos dixitais en arquitecturas baseadas en LUT, configurando estratexias de enrutamento e deseño empregadas nos dispositivos modernos.

A medida que se ampliaron os orzamentos de transistores, os provedores de FPGA integraron bloques de memoria, unidades de procesamento de sinal dixital, interfaces de comunicación de alta velocidade, motores criptográficos e procesadores integrados, transformando os dispositivos en plataformas informáticas versátiles.

Por que as matrices de porta son distintas das CPU, GPU e ASIC

As FPGA conviven con outros procesadores porque cada un optimiza distintas prioridades. As unidades centrais de procesamento destacan na informática xeral. As unidades de procesamento gráfico, deseñadas para realizar moitos cálculos simultáneamente, dominan grandes cargas de traballo paralelas, como o adestramento en IA. Os ASIC proporcionan a máxima eficiencia cando os deseños permanecen estables e os volumes de produción son elevados.

“Os ASIC poden ofrecer o mellor rendemento, pero o ciclo de desenvolvemento é longo e o custo de enxeñaría non recorrente pode ser moi alto. As FPGA proporcionan un punto ideal entre procesadores e silicio personalizado”. —Jason Cong, IEEE Fellow e profesor de informática na UCLA.

“Os FPGA non son substitutos das CPU ou das GPU”, di Cong. “Complementan eses procesadores en sistemas informáticos heteroxéneos”.

As plataformas informáticas modernas combinan cada vez máis varios tipos de procesadores para equilibrar flexibilidade, rendemento e eficiencia enerxética.

Un fito para unha idea, non só para un dispositivo

Este fito IEEE recoñece algo máis que un produto semicondutor exitoso. Tamén recoñece un cambio na forma en que os enxeñeiros innovan.

O hardware reconfigurable permite aos deseñadores probar ideas rapidamente, refinar arquitecturas e implantar sistemas mentres evolucionan os estándares e os mercados.

“Sen FPGA”, di Cong, “o ritmo de innovación de hardware probablemente sería moito máis lento”.

Catro décadas despois da aparición da primeira FPGA, o legado perdurable da tecnoloxía reflicte a visión de Freeman: o hardware non necesitaba permanecer fixo. Ao aceptar unha pequena cantidade de silicio non utilizado a cambio de adaptabilidade, os enxeñeiros transformaron chips de produtos estáticos en plataformas de experimentación continua, convertendo o propio silicio nun medio que os enxeñeiros poderían reescribir.

Entre os que asistiron á cerimonia do Milestone estaban a presidenta do IEEE 2025, Kathleen Kramer; 2024, o presidente do IEEE, Tom Coughlin; Avery Lu, presidente da Sección do Val de Santa Clara do IEEE; e Brian Berg, presidente de historia e fitos da IEEE Region 6. Uníronse á xefa executiva de AMD, Lisa Su, e a Salil Raje, vicepresidente senior e director xeral de computación adaptativa e integrada de AMD.

A placa IEEE Milestone que honra a matriz de portas programables en campo di:

“O FPGA é un circuíto integrado con funcións lóxicas booleanas programables polo usuario e interconexións. O inventor da FPGA Ross Freeman cofundou Xilinx para producir o seu invento de 1984, e en 1985 presentouse o XC2064 con 64 funcións lóxicas programables de 4 entradas. Os FPGA de Xilinx axudaron a acelerar un cambio dramático na industria no que as empresas “sen fábulas” podían usar ferramentas de software para deseñar hardware ao tempo que implicaban ás empresas de “fundición” para xestionar a tarefa intensiva de capital de fabricar o hardware definido por software”.

Administrado polo IEEE History Center e apoiado por doadores, o programa IEEE Milestone recoñece avances técnicos destacados en todo o mundo que teñan polo menos 25 anos de antigüidade.

Consulta EspectroA canle de Historia da tecnoloxía para ler máis historias sobre logros clave da enxeñaría.